

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-039840

(43)Date of publication of application : 08.02.2000

J1017 U.S. PRO
10/024075
12/17/01

(51)Int.Cl. G09C 1/00
H04L 9/06

(21)Application number : 10-209470

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 24.07.1998


(72)Inventor : ANDO YUJI

(54) CIPHER APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the resistance to the eavesdropping, manipulation, etc., by a third person and to enable dealing with the change of a cipher algorithm even in the case of the cryptanalysis of the algorithm by the third person by creating the cipher key to be used by a data processing means in accordance with previously held data or program for cipher key formation or separate information.

SOLUTION: An arithmetic processing circuit 105 executes arithmetic processing of exclusive OR and various other kinds by using the cipher key made secret for at least the third person (via the reliable third person in some cases) in order to encipher individual pieces of divided data. A cipher key processing circuit 104 creates the cipher key to be used by this arithmetic processing circuit 105 by use of the previously held data for forming cipher key, for example, a shared key or the secret key (intrinsic 'key') secretly held only on the transmission side or a program for fetching, etc., of only the specific number of digits of the secret key or the use of the secret key in accordance with the separate information on date, etc., from a clock or calendar, etc.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開 2000-39840

(P 2000-39840A)

(43) 公開日 平成12年2月8日 (2000. 2. 8)

(51) Int. Cl. 7	識別記号	F I	テーマコード (参考)
G 0 9 C 1/00	6 1 0	G 0 9 C 1/00 6 1 0 A	5K013
			6 1 0 B
H 0 4 L 9/06		H 0 4 L 9/00 6 1 1 Z	

審査請求 未請求 請求項の数 9

O L

(全 9 頁)

(21) 出願番号 特願平10-209470

(22) 出願日 平成10年7月24日 (1998. 7. 24)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 安藤 裕治

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74) 代理人 100101823

弁理士 大前 要


F ターム (参考) 5K013 BA02 CA00 EA04

(54) 【発明の名称】 暗号装置

(57) 【要約】

【課題】 インターネットのようなオープンネットワークにおけるデジタルデータ転送に用いられる暗号装置を、既存の暗号装置との互換性を保持しつつ、第三者による盗聴等の攻撃に対する耐性を高め、その信頼性を向上させる。

【解決手段】 仕様変更を行うことなく、暗号アルゴリズムを変更可能にする。具体的には、入力された平文データを暗号鍵と所定の関数に基づいて処理することにより暗号化する演算処理回路で暗号化に用いる鍵を外部入力等に基づいて各平文データやそのブロックデータ毎に変更可能とする。



【特許請求の範囲】

【請求項1】 平文を所定のビット数に分割し、得られた個々の分割データを暗号化して送信する暗号装置において、

上記個々の分割データを暗号化するために暗号鍵を使用して演算処理を行うデータ処理手段と、

該データ処理手段が使用する暗号鍵を、予め保持している暗号鍵作成用のデータやプログラムあるいは別途の情報を基に作り出す暗号鍵処理手段とを有していることを特徴とする暗号装置。

【請求項2】 前記データ処理手段は、

前記暗号鍵処理手段から入力された暗号鍵を基に、上記個々の分割データに順に演算処理をする鍵基演算小手段を有していることを特徴とする請求項1記載の暗号装置。

【請求項3】 前記データ処理手段は、

入力された個々の分割データに多段に演算処理を施すが、この際先の段へ入力されたデータの半数が続行する後の段へその半数分の入力データとしてビット桁の位置のみを換えて入力され、先の段から出力されたデータの半数が後の段へその残り半数分の入力データとして入力される演算を行なうインボリューション演算モード小手段を有していることを特徴とする請求項2記載の暗号装置。

【請求項4】 前記鍵基演算小手段は、

各段の演算処理毎に、前記暗号鍵処理手段から異なる暗号鍵を入力されて演算処理をする相違暗号鍵使用小手段を有していることを特徴とする請求項3記載の暗号装置。

【請求項5】 前記暗号鍵処理手段は、

外部からのデータに基づいて、前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する外部値依存出力小手段を有していることを特徴とする請求項4記載の暗号装置。

【請求項6】 乱数発生手段を有し、

更に前記暗号鍵処理小手段は、前記乱数発生手段の発生させる乱数にもとづいて、前記データ処理手段に出力する暗号鍵を上記分割データ毎に変更する乱数依存出力小手段を有していることを特徴とする請求項4記載の暗号装置。

【請求項7】 前記暗号鍵処理手段は、

入力データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更するビット依存出力小手段を有していることを特徴とする請求項4記載の暗号装置。

【請求項8】 前記暗号鍵処理手段は、

前入力データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する前ビット依存出力小手段を有していることを特徴とする請求項4記載の暗号装置。

【請求項9】 前記暗号鍵処理手段は、

前暗号データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する前暗号データ依存鍵変更小手段を有していることを特徴とする請求項4記載の暗号装置。

【発明の詳細な説明】

【0001】

【発明の所属する技術分野】本発明は暗号装置に関し、特に大量のデジタルデータを暗号化、復号するための装置に関する。

【0002】

【従来の技術】近年、NTT等によるデジタル通信網の整備、衛星からのデジタル映像、音声放送等我が国においても公開通信網によるデジタル送受信が広く利用されるようになってきている。ところで、これらの公開通信網においては、通信を媒介する回線、電波等は秘密に保持しえないため、第三者による盗聴、詐称、無料視聴等を完全に防止するのは困難である。その対策として、通信（送信）文や映像データを暗号化することが広く行なわれている。

【0003】具体的に簡単な例をあげると、送信者と受信者とはあらかじめ暗号化と復号（正当者による解読）に使用する鍵（暗号鍵）といわれる数値を予め定めておき、送信者は送信する文とこの鍵の排他的論理和をとって暗号化した文を送り、受信者は受信文と鍵の排他的論理和をとって復号（解読）を行なうようなものである。

【0004】この暗号化と復号の具体例を挙げると、デジタル化された送信文が（1、0、0、1）であり鍵が〔0、1、1、1〕であるならば、両者の排他的論理和で暗号化された送信文は「1、0、0、0」となる。一方、受信したこの送信文と前述の鍵の排他的論理和で復号された文は、元の（1、0、0、1）となる。

【0005】そして、この鍵の作成方法、配布方法、相手方への何らかの手段による鍵そのものや鍵についての情報の秘密送受信方法等については、種々の発明がなされている。（なお、有料放送においては、鍵を組み込んだICカードを受像機に装着したりすることにもなされる。）

【0006】また、送信文と鍵との演算も排他的論理和を中心に、インボリューション、繰返し等種々の発明がなされている。（なお、ここで排他的論理和を演算の中心とするのは、送信側と受信側とで機器、ハードを共通にし得ることが多いことによる。）

【0007】但し、これらのことや鍵についての数学的理論等は、例えば、岡本英治著「暗号理論入門」共栄出版K. K. 刊、N. コブリッツ著、櫻井幸一訳「数論アルゴリズムと楕円暗号理論入門」シュプリンガー・フェアラーク・東京、池野信一、小山謙二著「現代暗号理論」電子通信学会刊等に記載されている周知技術である。このため、これらについての一般的な説明は省略す

る。

【0008】以下、本発明に関係の深い事項に限定して従来の技術を説明する。従来からのデータの暗号方式として対称暗号方式がある。対称暗号方式とは、平文を暗号化するのに用いられる数値たる暗号鍵と、その暗号文を復号するのに用いられる数値たる復号鍵が同じ値（一般に、この数値は「共有鍵」と言われる。）である暗号方式である。

【0009】この対称暗号方式として有名なものにDES（「ディーイーエス」と発音される。）暗号方式がある。DES（Data Encryption Standard）暗号方式は、アメリカ商務省標準局（NBS: National Bureau Standard Technology, 現NIST: National Institute of Standard Technology）が1977年1月15日に定めた標準であり、現在もっとも多く用いられているものである。

【0010】図6に、このDES暗号方式により処理を行う際のデータの流れを中心とする回路の構成を示す。このDES暗号方式では、通信文が64ビットずつに区切られ、この区切られた各64ビットずつの平文が図示の回路に逐次入力され、各入力された平文がこれまた64ビットずつの暗号文に変換されて出力されるものである。なお、この処理では、暗号鍵も平文入力と同様に64ビットの数値であるが、そのうち8ビットをパリティ（奇偶検査）に使っているので、暗号鍵は実質56ビットである。

【0011】本図において、10はDES方式により暗号化処理を行う回路であり、64ビット平文入力Hinに対して初期転値（IP処理）を施す初期転値処理部10aと、該初期転値処理部から出力されたデータに対して鍵を使用して本来の暗号化の処理を行なう16段からなる演算処理部10bと、演算処理部から出力されたデータに対して最終転値（IP-1処理）を施して64ビットの最終的に暗号化された文Aoutを出力する最終転値処理部10cとを有している。

【0012】ここで、上記転値処理部10aは、64ビット平文入力Hinにおけるデータの配列を変える初期転値処理を、転値データに基づいて行う。図5の（a）に、この初期転値処理を行うためのデータの表（初期転値表）を示す。この初期転値表は、64ビットで入力された平文の各ビット（桁）のデータ（桁）が、初期転値を施した64ビットの出力文の何ビット目のデータになるかを示すものである。

【0013】具体的には、図5の（a）に示す初期転値表における行は、64ビット平文入力のLSB（最小位ビット）から数えたバイト位置を示しており、列は64ビット平文入力のバイト内でのLSB（最小位ビット）から数えたビット位置を示している。このため、行及び

列の交差点に対応する数字が、初期転値処理部からの初期転値出力におけるビット位置を示すことになる。

【0014】本図において、例えば入力信号のLSBの1ビット目は、1バイト目の1ビット目であるので、上記初期転値表における1行1列目の値の58より、出力信号の58ビット目に変換される。また、入力信号の30ビット目のデータは、4バイト目の6ビット目であるので、上記初期転値表における4行6列目の値の24により、出力信号の24ビット目に変換される。さらに、信号の64ビット目は8バイト目の8ビット目であるので、上記初期転値表における8行8列目の値の7により、出力信号の7ビット目に変換される。以上の変換を入力信号の64ビット全てに対して行うことにより、出力信号の64ビットのそれぞれに対応するビット位置が得られる。

【0015】また、上記演算処理部10bは多段式であり、64ビットの初期転値後の出力の上位側32ビットを入力信号L0として、その下位側の32ビットを入力信号R0として受け、これらの信号L0、R0に対して演算処理（単なる論理演算のならず、置き換え等その他の処理をも含む）を施す第1の演算処理器10b1と、その前段の演算器10bi（ $i=1\sim 15$ ）からの出力に対して、演算処理を施す第2～第16の演算器10bi+1（ $i+1=2\sim 16$ ）とから構成される。

【0016】ここで、上記第1の演算器10b1は、上記初期転値出力の下位側32ビットである入力信号R0に対して暗号鍵K1に基づく演算処理を施して関数演算出力f（R0, K1）を出力する関数演算回路11b1と、該関数演算出力f（R0, K1）と上記初期転値出力の上位側32ビットである入力信号L0との排他的論理和を求める（計算する）排他的論理和回路（EXOR回路）12b1からなり、上記入力信号R0をそのまま上位側32ビット信号L1として、上記排他的論理和回路からの出力を下位側32ビット信号R1として後段の演算器10b2へ出力する。

【0017】上記第2～第16の演算器10b2～10b16は同様に、それぞれ関数演算回路11b2～11b16と排他的論理和回路（EXOR回路）12b2～12b16からなり、各前段の演算器10b1～10b15からの下位側32ビット信号R1～R15をそのまま各上位側32ビット側L2～L16として、各EXOR回路12b1～12b15からの出力を各下位側32ビット信号R2～R16としてその後段側に出力するようになっている。

【0018】また、第2～第16の演算器10b2～10b16における関数演算回路11bi（ $i=2\sim 16$ ）は、各前段の演算器10bi-1（ $i-1=1\sim 15$ ）のEXOR回路12bi-1（ $i-1=1\sim 15$ ）からの32ビット出力に、各暗号鍵Ki（ $i=2\sim 16$ ）に基づく（使用する）関数演算処理f（Ri, K

10

20

30

40

50

$i+1)$ ($i=1\sim 15$)を施して、その演算結果を出力する。

【0019】また、上記第2～第16の演算器10b2～10b16におけるEXOR回路12b2～12b16は、各その関数演算出力 $f(R1, K2)\sim f(R15, K16)$ と、前段の演算器から出力される各上位側32ビット信号 $L1\sim L15$ との排他的論理和を求め

る。

【0020】ここで、上記関数演算における変換処理を一般的に示すと、第 n 番目の演算器における変換処理の対称となる入力を $(Ln-1, Rn-1)$ 、この変換処理に用いられる鍵入力を Kn とすると、その演算処理結果 (Ln, Rn) は

$$Ln=Rn-1$$

$$Rn=Ln-1 \text{ eor } f(Rn-1, Kn)$$

で与えられる。ここで、「eor」は排他的論理和を示している。また、 $f(R, K)$ は、48ビットの情報 K に依存して(適切に使用して)32ビット情報 R を変換した、そして32ビットからなる変換結果(あるいは変換器)を示している。なお、この関数は前掲の岡本栄治著「暗号理論入門」38～41ページ記載の非線形関数である。

【0021】さらに、最終転値処理部10cでは、図5(b)に示す転値データに基づく最終転値処理として、前記演算処理器10b16からの上位側32ビット信号 $L16$ 及び下位側32ビット信号 $R16$ からなる64ビットの本来的な演算処理を終了したデータ信号のビット値の配列を変える。

【0022】この図5(b)に示す最終転値処理IP-1用の逆転値データは、上記初期転値データと同じく、64ビットからなる入力信号の各ビット桁のデータ値が、64ビットからなる最終転値後の出力データの何ビット目のデータ値になるかを示している。

【0023】次に、多少冗長(繰り返し)とはなるが、この装置の動作(暗号処理)について説明する。DES方式の暗号処理では、まず、暗号化回路10に64ビット平文 Hin が入力されると、初期転値処理部10aがこの入力された平文に対して一定の初期転値処理IPを施す。この初期転値処理を施された各64ビットからなる信号は、演算処理部10bにおける16段の演算器10b1～10b16にて変換(暗号化)が施される。

【0024】すなわち、64ビットの初期転値された信号が上記演算処理部に入力されると、まず第1の演算器10b1にて、その下側32ビット信号 $R0$ に対して、暗号鍵 $K1$ を用いた関数演算処理が施され、さらに、その演算出力 $f(R0, K1)$ と、上記転値信号の上位側32ビット信号 $L0$ との排他的論理和がEXOR回路12b1にて求められる。しかる後、この演算器10b1からは、後段の第2の演算器10b2へこの排他的論理和が下位側32ビットの信号 $R1$ として出力される。ま

た、初期転値されて入力された信号の下位側32ビット信号 $R0$ が、後段の第2の演算器10b2へその上位側32ビットの信号 $L1$ として出力される。

【0025】次に、第2の演算器10b2では、入力された下位側32ビットの信号 $R1$ に対して、暗号鍵 $K2$ を用いた関数演算処理が施され、更にその演算処理の出力 $f(R1, K2)$ と、第1の演算器から入力された上位側32ビットの信号 $L1$ との排他的論理和がEXOR回路12b2にて求められる。そして、この演算器10b2からは、排他的論理和が下位側32ビットの信号 $R2$ として、また第1の演算器から入力された下位側32ビットの信号 $R1$ が上位側32ビットの信号 $L2$ として後の第3の演算器へ出力される。

【0026】以下、後段の各演算器10b3～10b16では、それぞれ入力される上位側32ビットの信号 $L2\sim L15$ 及び下位側32ビットの信号 $R2\sim R15$ に対して上述と同様な処理が、各暗号鍵 $K3\sim K16$ を用いて行われる。そして、第16の演算器10b16からの上位側32ビットの信号 $L16$ は下位側32ビットとして、同じく下位側32ビットの信号 $R16$ が上位側32ビットとして最終転値処理部10cに入力される。

【0027】この最終転値処理部10cでは、初期転値処理IPと同じく、64ビット信号のそれぞれのビットについて最終転値処理IP-1を施す。この最終転値処理IP-1による変換を終えることにより、64ビットからなる平文 Hin に対する64ビットからなる暗号文 $Aout$ が出力される。そして、この暗号文 $Aout$ が公開通信網を介して送信される。一方、この暗号化された文を受信した方では、予め定められた逆の(原則)演算処理を行なって解読することとなる。

【0028】

【発明が解決しようとする課題】ところで、暗号装置においては、第三者によるデータの盗聴、偽造、改ざん等からデータを確実に保護する(解読されないようにし、また詐称を防止する)ことが要求されているが、最近では暗号の解読装置としてのコンピュータの処理速度の向上、更には暗号解読方法の進歩により、暗号装置の信頼性(解読困難性等)が低下している。

【0029】その対策として、色々なアルゴリズムを採用して信頼性が向上した暗号装置が開発されているものの、今度はこれと引き換えに、従来の暗号装置との互換性(相互に暗号通信を行なうことの可能性)がなくなってしまう。言い換えると、改良されたアルゴリズムを採用した暗号装置に従来の暗号装置との互換性を持たせようとすると、従来の暗号装置との互換性維持のために新しく回路を追加して設ける必要があり、ひいては装置全体の回路規模が大きくなり、開発期間、コストの増大につながる。

【0030】このため、信頼性が向上するとともに、従来の暗号装置との間で互換性を保持しえる暗号装置の開

発が望まれていた。

【0031】

【課題を解決するための手段】本発明は、以上の目的を達成するためなされたものあり、鍵を種々の手段により変更等するものである。具体的には以下のごとくしている。

【0032】請求項1記載の発明においては、送信すべきデータたる平文を所定のビット数からなるデータに分割し、得られた個々の分割データを順次暗号化して送信する暗号装置において、上記個々の分割データを暗号化するために暗号鍵を使用して演算処理を行うデータ処理手段と、該データ処理手段が使用する暗号鍵を、予め保持している暗号鍵作成用のデータやプログラムあるいは別途の情報を基に作り出す暗号鍵処理手段とを有していることを特徴としている。

【0033】上記構成により、以下の作用がなされる。データ処理手段は、上記個々の分割データを暗号化するために少なくとも第三者には秘密にされている（信頼のにおける第三者を介する場合がある）暗号鍵を使用して、排他的論理和、その他各種の演算処理を行う。暗号鍵処理手段は、データ処理手段が使用する暗号鍵を、予め保持している暗号鍵作成用のデータ、例えば共有鍵や送信側のみが秘密に保持する秘密鍵（本来の「鍵」）や秘密鍵の特定の桁値のみを取り出す等のプログラムあるいは時計やカレンダーからの日時等別途の情報を基に秘密鍵を使用する等して作り出す。

【0034】そして、これを受信した側では、予めの決めや共有鍵等を使用して復号することとなる。さらにこれらのため、送信及び受信装置には必要なプログラムやデータを書き込んだICカード等を装着可能となっており、送信（受信）装置のCPUがこのICカードから読み込んだデータ等を基に暗号化（復号）するようになっていたりする。ただし、読み込んだデータ等をもとに所定の動作をなすのは、ワープロのプリンターにおける特殊な字体での印刷等日常の機器にも広く採用されている技術であるため、この説明は省略する。

【0035】請求項2記載の発明においては、前記データ処理手段は、前記暗号鍵処理手段から入力された暗号鍵を基に、上記個々の分割データに順に演算処理をする鍵基演算小手段を有していることを特徴としている。

【0036】上記構成により、以下の作用がなされる。鍵基演算小手段は、前記暗号鍵処理手段から入力された暗号鍵を基に、その暗号鍵との排他的論理和をとる等して上記個々の分割データに演算処理をする。

【0037】請求項3記載の発明においては、前記データ処理手段は、入力された個々の分割データに多段に演算処理を施すが、この際先の段へ入力されたデータの半数が続行する後の段へその半数分の入力データとしてビット桁の位置のみを換えて入力され、先の段から出力されたデータの半数が後の段へその残り半数分の入力デー

タとして入力される演算を行なうインボリューション演算モード小手段を有していることを特徴としている。

【0038】上記構成により、以下の作用がなされる。データ処理手段内のインボリューション演算モード小手段は、入力された個々の分割データに多段に演算処理を施すが、受信側での解読がハード的に便利のように、この際先の段へ入力されたデータの半数が続行する後の段へその半数分の入力データとして（少なくともその一部は）ビット桁の位置のみを換えてそのままの値で入力され、先の段から処理を施して出力されたデータの半数が続行する後の段へその残り半数分の入力データとして入力されるインボリューション演算を行なう。

【0039】請求項4記載の発明においては、前記鍵基演算小手段は、各段の演算処理毎に、前記暗号鍵処理手段から異なる暗号鍵を入力されて演算処理をする相違暗号鍵使用小手段を有していることを特徴としている。

【0040】上記構成により、以下の作用がなされる。鍵基演算小手段内の相違暗号鍵使用小手段は、各段での演算処理毎に、前記暗号鍵処理手段から異なる値の暗号鍵を入力され、この異なる値の鍵を使用して演算処理をする。

【0041】請求項5記載の発明においては、前記暗号鍵処理手段は、外部からのデータに基づいて、前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する外部値依存出力小手段を有していることを特徴としている。

【0042】上記構成により、以下の作用がなされる。鍵基演算小手段内の外部値依存出力小手段は、外部から入力される日、時、分秒、送信先の番号やそこへの送信回数等のデータに基づいて、前記データ処理手段に出力する暗号鍵を上記各分割データ毎に、例えば秘密鍵から循環的に幾つかの桁の値を取り出す等して、変更する。

【0043】従って、受信側では、暗号化された文の送信先を局から送られてくる送信側の回線番号等を利用して確認後、必要に応じて内蔵する時計、カレンダー、メモリー等から復号用データを読み出し、更にこのもとで復号することとなる。

【0044】請求項6記載の発明においては、受信側と予め取り決めた乱数表やプログラム等の乱数発生手段を有し、更に前記暗号鍵処理手段は、前記乱数発生手段の発生させる乱数にもとづいて、前記データ処理手段に出力する暗号鍵を上記分割データ毎に変更する乱数依存出力小手段を有していることを特徴としている。

【0045】上記構成により、以下の作用がなされる。乱数依存出力小手段は、前記乱数発生手段の発生させる乱数にもとづいて、前記データ処理手段、そして特に鍵基演算小手段に出力する暗号鍵を上記分割データ毎に変更する。

【0046】したがって、受信側では別途あるいは同時に送信されてきた乱数についてのデータをもとに乱数を

計算し、復号をなすこととなる。具体的には、例えば、送信側は暗号化に使用した乱数の下位桁の数値を併せて送信し、受信側では所定の手順で乱数を発生させ、何回目に下位桁の数値が一致した乱数を使用して復号する等である。

【0047】請求項7記載の発明においては、前記暗号鍵処理手段は、入力データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更するビット依存出力小手段を有していることを特徴としている。

【0048】上記構成により、以下の作用がなされる。前記暗号鍵処理手段内のビット依存出力小手段は、入力データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する。具体的には、例えば最初の桁のビット値が1ならばこれに応じて、発生させる暗号鍵を1つずらす。(従って、解読のためにはその変更に応じての何らかの情報も同時若しくは別途送信されたり、別途送信者と受信者とで取り決められていたりすることとなる。)

【0049】請求項8記載の発明においては、前記暗号鍵処理手段は、前入力データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する前ビット依存出力小手段を有していることを特徴としている。

【0050】上記構成により、以下の作用がなされる。前記暗号鍵処理手段内の前ビット依存出力小手段は、前入力データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する。

【0051】請求項9記載の発明においては、前記暗号鍵処理手段は、前暗号データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する前暗号データ依存鍵変更小手段を有していることを特徴としている。

【0052】上記構成により、以下の作用がなされる。暗号鍵処理手段内の前暗号データ依存鍵変更小手段は、前暗号データの全ビット又は特定の数ビットにもとづいて前記データ処理手段に出力する暗号鍵を上記各分割データ毎に変更する。(例えば、先頭のビットが1ならば、発生させる暗号鍵を1つだけ循環させて使用し、しかも各分割データのブロック番号毎にこの1を0に交互に変更する。)

【0053】

【発明の実施の形態】以下、本発明をその実施の形態にもとづいて説明する。図1は、本発明に係わる暗号装置の実施の形態の構成図である。本図において、100は本暗号装置そのもの(全体)である。また101は、入力データを保持する入力データラッチ回路である。102は、暗号処理回数制御回路である。103は、暗号処理回数制御回路から出力されるセレクト信号に基づい

て、入力データラッチ回路からの出力及び暗号処理回数制御からの出力のうちいずれか一方を選択するセレクト回路である。104は、暗号鍵処理回路である。105は、暗号鍵処理回路から出力される暗号鍵と、セレクト回路からの出力信号とを入力されて所定の演算処理を行なう演算処理回路である。106は、演算処理回路の演算結果を保持する出力データラッチ回路である。

【0054】以上の他、送受信先の回線番号毎の送受信回数の記憶手段、送受信者間の取決め(言わば、プロトコル)の記憶手段、暗号化や復号のみならず送受信を統一して制御するCPU、モデムやアンテナ等を有しているのは勿論である。但し、これらは、いわば自明であるため、わざわざの図示は省略する。

【0055】さらに、例えば、送受信先の回線番号毎に送受信回数を記憶することや本文の送受信に先立って送受信者間の取決め(プロトコル)に従って必要なデータを交換すること等は、送信記録の自動出力、G3かG4かの確認等ファクシミリにも採用されている技術である。このため、これら作用発揮のためのハードやソフトの説明も省略する。

【0056】上記演算処理回路は、図2に示すように、64ビットのセレクト回路からの出力のうち、下位側32ビットの信号LSBに対して暗号鍵処理回路から出力される暗号鍵に基づいて関数fにより関数演算処理を施す関数演算回路203と、この関数演算回路からの出力と上記セレクト回路から出力される信号のうち上位側32ビットの信号MSBとの排他的論理和をとるXOR回路202とを有し、このXOR回路から出力される32ビットのデータと上記下位側32ビットの信号LSBとからなる64ビットの演算処理結果を出力し、さらに16回の演算処理が終了すると、その結果を出力データ回路に出力する構成となっている。

【0057】ここで、上記関数fは、従来技術と同じく前掲の岡本著「暗号理論入門」38、39ページに記載されている非線形関数fと同じものである。上記暗号鍵処理回路は、図3に示すように、別途図示しない外部から入力された暗号鍵データを使用して暗号鍵処理関数(回路)301内で暗号鍵K1からK16を作成し、これらを各段での処理の際順に出力する。そしてこの出力たる暗号鍵K1からK16は、タイミング用クロック信号等の外部入力によって暗号鍵セレクト回路302内でセレクトされ、該当する段での処理に使用されるべく暗号鍵処理回路からタイミングよく出力され、演算処理回路へ入力される。

【0058】暗号処理回数制御回路は、図4に示すように、セレクト信号が上記の演算処理回数にて処理される度にカウント値がインクリメントし、かつ該カウント値が16回になると次の分割データを暗号化するべくリセットされるカウンタ回路402と、演算処理回数を格納する演算処理回数格納部401と、該両回路の出力を

比較し、その比較結果に応じてセクタ信号を出力するコンパレータ 403 とからなっている。そして勿論、カウンタ値が 16 になると、セクタ回路に次の平分ブロックを演算処理する旨の指示信号を出力する。

【0059】次に、以上の構成の暗号装置の作用について説明する。今、128ビットの平文を暗号化するものとして、その内容を説明する。まず、128ビットの平文が、それぞれの64ビットの2つの平文ブロック、つまり64ビットの第1の平文ブロックと、第2の平文ブロックに分割される。

【0060】次に、この分割された各平文ブロックの暗号化が本暗号装置 100 により順に行われる。すなわち、この第1、第2の平文ブロックは、順に入力データラッチ回路 101 に入力され、この入力データラッチ回路にて平文ブロックの暗号化処理が終了するまで保持される。

【0061】入力データラッチ回路から先に出力された第1の平文ブロックのビットデータは、セクタ回路に入力される。このセクタ回路は、第1の平文ブロックのビットデータの入力に伴い、暗号処理回数制御回路の演算処理回数格納部に格納されている予め決められた暗号処理回数（16回）から最初の1回を引いた15回に相当する信号を受け、これに基づいて演算処理回路からの出力と、入力データラッチ回路からの出力のうち後者を選択し、これを演算処理回路に出力する。そして、これにより第1の平文ブロックのビットデータに対する第一段の処理がなされることとなる。

【0062】このとき、演算処理回路への第1回目の入力は、入力データラッチ回路からの出力値である。また、暗号鍵処理回路では、各段16回の暗号処理に使用される48ビットの暗号鍵 K1~K16 が、暗号鍵データ入力により作られる。そして、これらの暗号鍵は、演算処理回路に逐次タイミングよく入力され、演算処理回路での第1回から第16回目までの処理にそれぞれ対応した固有の暗号鍵が使用されることとなる。

【0063】なお、各段での演算処理に使用される暗号鍵は、暗号鍵処理回路へその外部から入力される別途の指示データにて、その出力順序や桁等を変更、交換することが可能である。但し、このためのハードやソフトそのものは特に困難とは思われないので、その説明は省略する。更にまた、当然受信側でもこのためのハードやソフトのみならず暗号化に使用されたデータの知得が必要であるが、これらについては特に困難とは思われないので、その説明は省略する。

【0064】そして、暗号処理回数制御回路であらかじめ格納されている回数だけのインボリューション処理を行った後、演算処理回路から暗号化された出力データラッチ回路に出力される。（そして、ここで暗号化された第1の平文ブロックのビットデータが出力されるまで保持されることとなる。）

【0065】これと同時に、入力データラッチ回路から次の第2の平文ブロックのビットデータがセクタ回路に入力され、前の平文ブロックと同様の演算処理が行われ、これが終了すると、出力データラッチ回路に出力される。なおこの際、暗号鍵処理回路は、別途のデータ入力のもと、先の第1の平文ブロックと第2の平文ブロックとで各段で使用する鍵の順番を入れ換える等しても良いのは勿論である。

【0066】以上の演算処理が終了すると、出力データラッチ回路に保持されている二つの暗号化された平文ブロックからなるビットデータは暗号化された送信文として、受信側へ公開通信網を介して送信されることとなる。

【0067】以上、本発明をその実施の形態にもとずいて説明してきたが、本発明はなにも以上の実施の形態に限定されないのは勿論である。即ち、例えば以下の様にしてもよい。

① 本発明の1の特定事項（構成要素）を、製造等の都合で物理的に複数のものとしたり、その逆に複数の特定事項を1に合体したりしている。

② 暗号鍵処理回路の暗号鍵セクタ回路に外部入力を使用せず、これに換えて乱数発生回路で発生させた乱数、平文ブロック、前平文ブロック、前暗号データを入力する様にしている。

【0068】③ 平文を分割するビットサイズは64ビットでなく、例えば128ビットとしている。さらには、暗号鍵と平文を分割するビットサイズを大きくし、その代わり暗号処理回数を16回未満としている。

【0069】④ 外部入力のある値にすることにより、DES暗号装置と同等な機能を有する様にしており、またこのための外部入力をあらかじめROMに記憶していたり、ICカード等から読込可能としている。

⑤ 装置の暗号アルゴリズムが解読された場合でも、装置そのものを変更することなく、暗号アルゴリズムを変更することによりデータの秘密性を保持しえるべく、演算処理回路で使用する暗号鍵を平文ブロック毎に変更可能としている。

【0070】⑥ 各段の暗号鍵の順序を変更可能として、DES暗号装置と異なるものとしている。あるいは、転置処理等他の暗号化手段を併用している。

⑦ 演算処理回路がインボリューション演算であるのを利用して、復号装置に転用している。

⑧ 暗号処理回数を同一相手先への送信回数に応じて変更する等している。

【0071】⑨ ICカード等のプログラムやデータ記憶手段を装着可能、しかも装着したICカード等から読み込んだデータにもとづいて本発明の作用をなすようにしている。またこれにより、ICカード等を交換するだけで本発明の相異なる各種の作用をなしうるようにしている。

【0072】

【発明の効果】以上説明してきたように、本発明によれば、各演算処理毎の暗号鍵を外部より制御（変更）可能にしたため、暗号アルゴリズムを外部から簡単に変更することができる。このため、第三者によるデータの盗聴、改ざん、解読、詐称等への耐性が向上し、また万一第三者によりアルゴリズムが解読された場合でも、その解読手段がどのようなものであれともかくハードの変更を行うことなく、暗号アルゴリズムの変更ですなわちソフトで対応することが可能となる。

【0073】また、データ処理手段として、所定ビットの暗号鍵を用いて関数データに基づいた演算処理を施す演算処理回路と、選択された暗号鍵を出力する暗号鍵処理回路を備えたので、関数データを既存のDES暗号方式に対応したものにするにより、これらの方式の暗号装置との互換性を有し、しかもより解読困難な暗号装置としえる。なお、暗号鍵処理手段で暗号鍵を制御しえるため、より解読等が困難な暗号装置となっているのは勿論である。

【0074】また、データ処理手段を、その出力データを入力データとする第2の演算処理を行った場合に、最初の入力データと出力データとが同じ値になるインボリューション演算モードとしたので、暗号回路と復号回路を同一にする事が可能となる。また、複数回のデータ処理を行う際、使用する暗号鍵を変更するため、既存のDES暗号方式に対応したものにする事が可能となり、これらとの互換性が失われず、しかもより解読困難な装置となっている。

【0075】また、複数回のデータ処理を行う際、使用する暗号鍵を各段の処理毎に外部入力等により変更するため、既存のDES暗号方式の装置と互換性を有しつつ、より解読困難な装置となっている。また、複数回のデータ処理を行う際、使用する暗号鍵を各段の処理毎に外部の回路で発生させた乱数により変更するため、既存のDES暗号方式の装置と互換性を有しつつ、より解読困難な装置となっている。

【0076】また、複数回のデータ処理を行う際、使用する暗号鍵を、各段の処理毎に外部から入力されるデータにより変更するため、既存のDES暗号方式の装置と互換性を有しつつ、より解読困難な装置となっている。また、複数回のデータ処理を行う際、使用する暗号鍵を、各処理毎に外部からの前入力データにより変更するため、既存のDES暗号方式の装置と互換性を有し

つ、より解読困難な装置となっている。

【0077】また、複数回のデータ処理を行う際、使用する暗号鍵を、各段の処理毎に前の暗号データにより変更するため、既存のDES暗号方式の装置と互換性を有しつつ、より解読困難な装置となっている。

【図面の簡単な説明】

【図1】本発明の暗号装置の実施の形態の全体構成図である。

【図2】上記暗号装置の演算処理回路の構成図である。

10 【図3】上記暗号装置の暗号鍵処理回路の構成図である。

【図4】上記暗号装置の暗号処理回数制御回路の構成図である。

【図5】従来のDES暗号方式の転値回路における処理の内容を、表にて示した図である。（本図の（a）に初期転値回路の処理の内容を、（b）に最終転値回路の処理の内容を示す。）


【図6】従来のDES暗号方式の暗号化回路の構成図である。

20 【符号の説明】


- 100 暗号装置
- 101 入力データラッチ回路
- 102 セレクタ回路
- 103 暗号処理回数制御回路
- 104 演算処理回路
- 105 暗号鍵処理回路
- 106 出力データラッチ回路
- 202 排他的論理和回路
- 203 関数演算回路
- 301 暗号鍵処理回路
- 302 セレクタ回路
- 401 暗号処理回数格納部
- 402 カウンター回路
- 403 コンパレータ
- 10a 初期転値処理部
- 10c 最終転値処理部
- K1 第1の暗号鍵
- K2 第2の暗号鍵
- K16 第16の暗号鍵

- 40 10b1, 10b2, 10b16 演算器
- 11b1, 11b2, 11b16 関数演算回路
- 12b1, 12b2, 12b16 排他的論理和回路


【図 1】




【図 2】




【図 4】



【図 6】



【図 3】



【図 5】

(a)

58	50	42	34	26	18	10	2
60	52	44	36	28	20	12	4
62	54	46	38	30	22	14	6
64	56	48	40	32	24	16	8
57	49	41	33	25	17	9	1
59	51	43	35	27	19	11	3
61	53	45	37	29	21	13	5
63	55	47	39	31	23	15	7

(b)

40	8	48	16	56	24	64	32
39	7	47	15	55	23	63	31
38	6	46	14	54	22	62	30
37	5	45	13	53	21	61	29
36	4	44	12	52	20	60	28
35	3	43	11	51	19	59	27
34	2	42	10	50	18	58	26
33	1	41	9	49	17	57	25

THIS PAGE BLANK (USPTO)